TAMÁS ZEFFER

ZEFFER TAMÁS

Programmer, Electrical Engineer
Programozó, Villamosmérnök

KARRIER CÉL

CAREER GOALS

Célom egy olyan cég sikeréhez hozzájárulni, ahol beágyazott programozóként professzionális csapatmunkában vehetek részt.

My ultimate goal is to contribute to the success of your company. I would like to work among professionals, adopt business goals, share and learn in teams, and achive effectiveness on day-by-day basis.

KAPCSOLAT

CONTACT

+36 30 878 9790

tamas.zeffer@gmail.com

http://zeffer.hu/tamas/

http://zeffer.hu/tamas/?Lang_Id=eng

JÁRTASSÁG

EXPERIENCE

Analóg IC-k Analogue IC Design
Digitális IC-k Digital IC Design
Beágyazott C C, Java, Script Programming
Méréstechnika Testing Electronic Circuits

ÉRDEKLŐDÉS

PURSUE STUDIES AND RANGE OF INTERESTS

Linux kernel
Analóg tervezés
PCB tervezés
Hálózatok, IoT
Linux kernel programming
Circuits
PCB Design
Cisco CNNA, IoT

RELEVÁNS TAPASZTALAT

RELEVANT EXPERIENCE

Zefi-k bt

Hálózati kapcsoló (L2) szoftver protokoll fejlesztő | 2015 nyár - 2016 tél

C Programming: Network Switch (Layer 2) protocol development | 2015 Summer - 2016 Winter

A projekt tárgya egy nyílt forrású "Rapid Spanning Tree Protocol" (RSTP) implementációja C nyelven egyedi fejlesztésű célhardverre. Feladat a kód átírása egyedi hardver eszközre, protokoll javítása, teszt futtatása RUGGEDCOM Siemens switch és MikroTik router eszközökkel. A projekt változatos és különböző mélységű ismereteket igényel a következő területeken: linux beágyazott rendszerek, kernel programozás, számítógép hálózatok, IEEE 802 standard megismerése, hálózati szimulációs eszköz (WireShark), és kettes rétegű (L2) eszközök használatát. A termék felhasználási területe: villamosenergia irányító és elosztó rendszerek.

Modification, test, and implementation of Rapid Span Tree Protocol (RSTP) in Ethernet Card for Substation Automation and Control Systems. The card is operating with Linux. This project required some knowledge of few areas such as Linux driver programming, kernel programming, networking, IEEE 802 standard. The C code has been modified to upgrade to the new standard, tested with three layer 2 devices, namely Ruggedcom from Siemens and MicroTik. The product is used in Power Substations in Hungary.

Zefi-k bt

QML/Qt alapú magas színvonalú felhasználói élményt biztosító felület elkészítése egyedi céleszközön beágyazott Linux rendszerrel - 2013 nyár – 2015 tavasz

Building QML/Qt based highly animated user interface | 2013 summer 2015 spring

QML JSON jellegű leíró nyelvben, gazdagon animált, az exkluzív edzőtermekben vagy otthoni használatra alkalmas sporteszköz vonzó, több funkcióval ellátott, táblagép nagyságú felhasználói felületének készítése, tesztelése, és integrálása szerver alkalmazással. Felhasználói felület megvalósítása mellett feladatom még a linux beágyazott rendszerének létrehozása, Qt/QML integrálása, fordítása egyedi linux alapú operációs rendszerre. Az alkalmazás Wandboard fejlesztői hardveren készül ( NXP i.MX6 Cortex-A9 hardver érintő képernyővel). A fejlesztői környezet létrehozásához Yocto-t haználok (Intel), aminek segítségével beágyazott Linux alapú rendszereket lehet létrehozni hardver agnosztikus módon. A termék felhasználási területe: rehabilitációs és izomerősítő eszköz.

Creating a highly animated UI design on a training equipment. The work included connecting a QML UX with C++ business logic, creating complex list views including data provided from C++ models; custom objects implemented using Qt Quick scene graph; and performance tuning. Built and run embedded Linux system on the device with the Yocto Project. The application run on a custom Wandboard with touchscreen ( NXP i.MX6 Cortex-A9)

Zefi-k bt

Támogató Mérnökek - Altera FPGA kommunikációs technológia területen | 2011 ősz – 2013 nyár

Field Application Engineer and Sales Representative in Hungary for Altera, by today one of the biggest acquisition of Intel | 2011 Automn – 2013 Summer

Magyarországi régió egyetlen, első magyar támogató mérnökeként, az Ericsson kommunikációs termékeinek fejlesztésében segítségnyújtást adok az Altera FPGA mikroelektronikai programozható eszközeinek ismeretében, londoni támogató csapattal együttműködve, az ügyfél állandó elégedettségét figyelve, új fejlesztések elnyerése céljából, 20+ magyar Ericsson fejlesztő mérnök támogatását végzem. Feladatkörök tartalmazták még a fontosabb egyedi fejlesztői kérések kivitelezési megbeszéléseit az amerikai szilícium völgyben elhelyezkedő fejlesztőkkel.

Responsible for design win generation and customer relationship on both technical and business level. Orchestrating design specialists and active member of Altera’s international sales team. Developing intimate relationship with executives and key decision makers in the field of telecommunication and broadcasting. Weekly sync up meetings with executives and project leaders. Supporting novel partnering relationship with Ericsson where even customer has influence on next generation Altera products. Responsible leader for efficiently solving critical project hick ups. Delegating major customer queries to the factory in Silicon Valley.

Zefi-k bt

Programozás C és Java nyelveken - saját termék fejlesztés | 2009 nyár – 2011 vége

Programming in C and Java | 2009 nyár – 2011 vége

Ad-hoc ZegBee vezeték nélküli hálózati rendszer beágyazott és számítógép oldali alkalmazás fejlesztése eZ430-RF2500 típusú hardverrel. Használt nyelvek és technológia: beágyazott C, ZigBee stack AVR architektúrán, Objektum Orientált szemlélet Java nyelven. Folyadék dinamika program számítási modellezése C nyelven, FPGA implementációra készítve.

Developed wireless sensor application with eZ430-RF2500. Coded in both fields of high ( GUI application ) and low ( bare-metal embedded ) level software. Utilized some OO principles and design patterns. Coded embedded software with ZigBee stack on AVR core. Modeled computational fluid dynamics in C code for numerical simulations as preparation for FPGA u

Sharp Laboratories of Europe, Oxford

Szenior IC tervező és kutató mérnök | 2007 nyár – 2009 nyár

Senior IC Designer/Researcher for SOI Analogue and Mixed Signal circuits | 2007 Summer – 2009 Summer

Szenior IC tervező és kutató mérnök vagyok az SOI analóg és kevert jelű áramkörök témában. A kutatás az alacsony vagy nagyon kis feszültségű, kis fogyasztású áramkörök alkalmazása SHARP mobil és egyéb képernyőkön. Digitális áramköröknél meghatározom az adott SHARP technológiára vonatkozó optimális VDD (táp) és VT (küszöb) feszültségeket a használt statikus kapukra nézve, ahol felhasználom az úgynevezett minimum energia pont modellt, amit szimulációs szoftver segítségével ellenőrzök, modellből kapukat építek. Nagymértékű fogyasztás csökkentést érek el az általam tervezett egyedi statikus kapu áramkörökkel és ezen kapuk méretezési metódusának bemutatásával, ami a szilícium terület jó kihasználtságát célozza meg. Alap analóg és azok továbbfejlesztett áramköreit tervezem meg a tranzisztorok "week inversion" működésében úgy mint például "high gain and wide range OTA" áramköröket. Kutatatom és felhasználom az "EKV (E. A. Vittoz) " tranzisztor modellt SOI tranzisztorra alkalmazva, mely tranzisztorok "moderately weak" és "weak inversion" területen működtetek. Tesztelek és fejlesztek alkalmazás specifikus TFT képernyőbe integrált kamera chipet. Néhány algoritmust kollégákkal implementálunk C++ nyelven a képalkotás minőségének javítása érdekében. Kutatok, tervezek és tesztelek vonali kamera érzékelőt és chip szintű mikro nagyságú folyadék csepp szállítására alkalmas áramkört. Sharp szabadalmat szerzek.

Researched feasibility of Low Voltage, Low Power circuits for SHARP SOI technology (digital and analogue domain). In digital domain, estimated optimal VDD and VT for average static gate using minimum energy point model via simulations; gained substantial power reduction by suggesting novel static gate circuitry and its scaling method keeping manageable small gate sizes. In analogue domain, built basic analogue blocks operating in week inversion, developed them into more complex ones such as the high gain and wide range OTA; analyzed and utilized EKV (E. A. Vittoz) model for SOI transistors operating in moderately weak and weak inversion. Proposed novel circuit solution for image line sensor on display along with designed and tested pixel cells proving concept. Designed circuitry for moving micro fluid/droplets. Tested application specific TFT Image Arrays integrated within display, tested display camera sensor. Implemented some algorithm with C++ in order to enhance sensory performance.

Duolog Technologies Ltd., Budapest

Duolog Technologies Ltd., Budapest | 2006 nyár – 2007 nyár

Junior Digital IC Designer | 2006 Summer – 2007 Summer

Junior digitális IC tervezőként tervezek DigRF interfész áramköri modult Texas Instruments’ mobil RF IC áramkörhöz VHDL nyelv segítségével. Tervezek még SPI interfészt RF analogue vezérlő áramkörhöz. Munka során Texas Instrument design flow-t használok Cadence ipari szoftverrel.

Implemented DigRF interface module for Texas Instruments’ mobile RF IC using VHDL language; designed SPI interface to control RF analogue, used Texas Instruments’ design flow using Cadence tools.

Számítástechnikai és Automatizálási Kutatóintézet
Computer and Automation Research Institute of the Hungarian Academy of Science | 2004 – 2006

Tervező asszisztens és PhD hallgató | 2004 – 2006 nyár

Research Associate

Kutatási tevékenységet folytatok a neurális áramkörök szilícium lapkán történő megvalósításának témakörében. Csapatmunkában részt veszek tervezésben, tesztelésben. Ötleteket adok kutatáshoz, phd hallgatók munkáihoz, melyek során publikációk születtek - egyes eredményekkel díjat is nyer az intézmény. Kutatási témakörök voltak még: új digitális konfigurálható neurális hálózatok, magas dinamikájú log szenzorok.

Designed, and laid out a digital High Dynamic Range CMOS Imager, an innovative 96 by 128 pixel sensor array, sensing intensities between five to six logs. Tested and characterized CMOS image sensors for academic research. Researched new digital hardware architecture for configurable artificial neural nets.

Arkansas Egyetem, Fayetteville, AR
University of Arkasas, Fayetteville, AR

Kutató asszisztens ás segédtanár | 2000 nyár – 2003 tél

Research and Teaching Assistanceship | 2000 Summer – 2003 Winter

Kutató asszisztens ás segédtanár (Texas Instrument alapítványi ösztöndíj): Az egyetemen az első CMOS kamera chipet tervezem meg, ami a szem retinájának első pár szinapszis rétegét "valósítja" meg, egy kisebb szilícium lapkán. A mikrochip olyan jeleket generál, mint melyek mérhetők az emberi retinán belül a neuronok szinapszisain. Ezek a jelek egyébként az emberi látás első fázisát valósítják meg, az agyi feldolgozás előtt. Munkámmal Northrop Grumman ösztöndíjat nyerek. Az amerikai egyetemen elektronikai labort tartok szemeszterenként 40 - 60 tanuló részére.

University Research and Teaching Assistanceship (Texas Instrument funded) Designed, laid out, and tested a CMOS vision chip that models the first stage of retinal processing at the first synapse in the retina. The chip also includes a unique tunable CMOS transresistance amplifier, and read-out circuitry. Supervised the laboratory work of 40 to 60 students.

ISKOLAI VÉGZETTSÉG

Arkansas Állami Egyetem, USA, Villamosmérnöki kar

2000-2003

Master of Science in Electrical Engineering, GPA: 4.0 (kitünő)

EDUCATION

University of Arkansas, Master of Science in Electrical Engineering

2000-2003

Mixed Signal Circuit Design, GPA: 4.0

DÍJAK ÉS ELISMERÉSEK

AWARDS AND ACCOLADES

  • Arkansas Academy of Electrical Engineering, Northrop Grumman Fellowship
  • Initiated into Tau Beta Pi – the Engineering Honor Society
  • Texas Instrument Assistantship
  • Missouri Area Chamber of Commerce Award
  • Phi Beta Kappa Honor Society, XiXi Chapter
  • Hungarian Electrotechnical Association Diploma Award

PUBLICATIONS

  • Patent at SHARP: WO/2010/024112, Method Of And Apparatus For Acquiring An Image (at Sharp Laboratories of Europe, 11 February 2010)
  • Tamás Zeffer, Timót Hidvégi, „Reconfigurable Mixed-Signal Neural Network with Embedded Visual Sensing”,Acta Jauriensis, 2009.
  • T. Zeffer and Timot Hidvegi, “A Programmable Digital Cellular Neural Network Processing On- and Off-Chip Sensory Information”, CNNA 2006, The 10th IEEE International Workshops on Cellular Neural Networks and their Applications
  • T. Zeffer and Timot Hidvegi, “The Configurable Digital Cellular Neural – Hopfield Network”, INES 2006, IEEE 10th International Conference on Intelligent Engineering Systems
  • T. Zeffer and Timot Hidvegi, “The Configurable Digital Neural Network with Emulated Digital Cellular Neural Network Cores”, ICM 2006, IEEE International Conference on Mechatronics
  • T. Zeffer and Jerry R. Yeargan, “Image Smoothing and Edge Detection CMOS Sensor Array with Improved Signal Output Range”, ICM 2006, IEEE International Conference on Mechatronics
  • “A two-dimensional CMOS sensor array,” Computer and Automation Research Institute of the Hungarian Academy of Sciences, Technical Report, DNS-4-2004/, 2004